Google Git
Sign in
foss-fpga-tools/third_party/yosys/7b350cacd410b16fdac5a6933aea1bb009b83621/./techlibs/xilinx
tree: 87539c7497d6fb469d878a9de40947c98eef1040
  1. tests/
  2. .gitignore
  3. abc9_map.v
  4. abc9_model.v
  5. abc9_unmap.v
  6. abc9_xc7.box
  7. abc9_xc7.lut
  8. abc9_xc7_nowide.lut
  9. arith_map.v
  10. brams_init.py
  11. cells_map.v
  12. cells_sim.v
  13. cells_xtra.py
  14. lut_map.v
  15. lutrams.txt
  16. lutrams_map.v
  17. Makefile.inc
  18. mux_map.v
  19. synth_xilinx.cc
  20. xc3s_mult_map.v
  21. xc3sda_dsp_map.v
  22. xc4v_dsp_map.v
  23. xc5v_dsp_map.v
  24. xc6s_brams.txt
  25. xc6s_brams_bb.v
  26. xc6s_brams_map.v
  27. xc6s_cells_xtra.v
  28. xc6s_dsp_map.v
  29. xc6s_ff_map.v
  30. xc6v_cells_xtra.v
  31. xc7_brams.txt
  32. xc7_brams_bb.v
  33. xc7_brams_map.v
  34. xc7_cells_xtra.v
  35. xc7_dsp_map.v
  36. xc7_ff_map.v
  37. xcu_cells_xtra.v
  38. xcu_dsp_map.v