RCLK_BRAM_INTF_TD_R.bits

PIP.CLK_BUFCE_ROW_FSR_0_CLK_IN.CLK_CMT_DRVR_TRI_ESD_0_CLK_OUT_SCHMITT_B
PIP.CLK_BUFCE_ROW_FSR_0_CLK_IN.CLK_CMT_DRVR_TRI_ESD_1_CLK_OUT_SCHMITT_B 34
PIP.CLK_BUFCE_ROW_FSR_0_CLK_OUT.CLK_BUFCE_ROW_FSR_0_CE_PRE_OPTINV 42
PIP.CLK_BUFCE_ROW_FSR_0_CLK_OUT.CLK_BUFCE_ROW_FSR_0_CLK_IN 41
PIP.CLK_BUFCE_ROW_FSR_2_CLK_OUT.CLK_BUFCE_ROW_FSR_2_CE_PRE_OPTINV 90 95
PIP.CLK_BUFCE_ROW_FSR_4_CLK_IN.CLK_CMT_DRVR_TRI_ESD_9_CLK_OUT_SCHMITT_B 115 119 130 137
PIP.CLK_BUFCE_ROW_FSR_4_CLK_OUT.CLK_BUFCE_ROW_FSR_4_CE_PRE_OPTINV 138
PIP.CLK_BUFCE_ROW_FSR_4_CLK_OUT.CLK_BUFCE_ROW_FSR_4_CLK_IN
PIP.CLK_BUFCE_ROW_FSR_6_CLK_IN.CLK_CMT_DRVR_TRI_ESD_13_CLK_OUT_SCHMITT_B 163 167 178 185
PIP.CLK_BUFCE_ROW_FSR_6_CLK_OUT.CLK_BUFCE_ROW_FSR_6_CE_PRE_OPTINV 186
PIP.CLK_BUFCE_ROW_FSR_6_CLK_OUT.CLK_BUFCE_ROW_FSR_6_CLK_IN
PIP.CLK_CMT_DRVR_TRI_ESD_0_CLK_OUT_SCHMITT_B.CLK_VDISTR_BOT0 20
PIP.CLK_CMT_DRVR_TRI_ESD_10_CLK_OUT_SCHMITT_B.CLK_VROUTE_BOT2 114
PIP.CLK_CMT_DRVR_TRI_ESD_13_CLK_OUT_SCHMITT_B.CLK_VDISTR_TOP3
PIP.CLK_CMT_DRVR_TRI_ESD_1_CLK_OUT_SCHMITT_B.CLK_VDISTR_TOP0 19
PIP.CLK_CMT_DRVR_TRI_ESD_2_CLK_OUT_SCHMITT_B.CLK_VROUTE_BOT0 30
PIP.CLK_CMT_DRVR_TRI_ESD_3_CLK_OUT_SCHMITT_B.CLK_VROUTE_TOP0 17
PIP.CLK_CMT_DRVR_TRI_ESD_7_CLK_OUT_SCHMITT_B.CLK_VROUTE_TOP1 65
PIP.CLK_CMT_DRVR_TRI_ESD_9_CLK_OUT_SCHMITT_B.CLK_VDISTR_TOP2
PIP.CLK_CMT_MUX_3TO1_0_CLK_OUT.CLK_CMT_DRVR_TRI_ESD_1_CLK_OUT_SCHMITT_B 17 20 24
PIP.CLK_CMT_MUX_3TO1_11_CLK_OUT.CLK_CMT_DRVR_TRI_ESD_10_CLK_OUT_SCHMITT_B
PIP.CLK_CMT_MUX_3TO1_1_CLK_OUT.CLK_CMT_DRVR_TRI_ESD_2_CLK_OUT_SCHMITT_B
PIP.CLK_CMT_MUX_3TO1_2_CLK_OUT.CLK_CMT_DRVR_TRI_ESD_3_CLK_OUT_SCHMITT_B
PIP.CLK_CMT_MUX_3TO1_2_CLK_OUT.CLK_HROUTE_CORE_OPT0 27
PIP.CLK_CMT_MUX_3TO1_3_CLK_OUT.CLK_HROUTE_CORE_OPT0 17 21 25
PIP.CLK_CMT_MUX_3TO1_6_CLK_OUT.CLK_CMT_DRVR_TRI_ESD_7_CLK_OUT_SCHMITT_B
PIP.CLK_CMT_MUX_3TO1_9_CLK_OUT.CLK_CMT_DRVR_TRI_ESD_10_CLK_OUT_SCHMITT_B 126
PIP.CLK_TEST_BUF_SITE_1_CLK_IN.CLK_BUFCE_ROW_FSR_0_CLK_OUT 47
PIP.CLK_TEST_BUF_SITE_3_CLK_IN.CLK_BUFCE_ROW_FSR_2_CLK_OUT
PIP.CLK_TEST_BUF_SITE_5_CLK_IN.CLK_BUFCE_ROW_FSR_4_CLK_OUT 143
PIP.CLK_TEST_BUF_SITE_7_CLK_IN.CLK_BUFCE_ROW_FSR_6_CLK_OUT 191
PIP.CLK_VDISTR_BOT0.CLK_CMT_MUX_3TO1_0_CLK_OUT
PIP.CLK_VDISTR_TOP0.CLK_CMT_MUX_3TO1_1_CLK_OUT 18 19 23
PIP.CLK_VDISTR_TOP2.CLK_CMT_MUX_3TO1_9_CLK_OUT
PIP.CLK_VDISTR_TOP3.CLK_CMT_MUX_3TO1_13_CLK_OUT
PIP.CLK_VROUTE_BOT0.CLK_CMT_MUX_3TO1_2_CLK_OUT 18 22
PIP.CLK_VROUTE_BOT1.CLK_CMT_MUX_3TO1_6_CLK_OUT 66 70
PIP.CLK_VROUTE_BOT2.CLK_CMT_MUX_3TO1_10_CLK_OUT 114 118
PIP.CLK_VROUTE_BOT3.CLK_CMT_MUX_3TO1_14_CLK_OUT 162 166
PIP.CLK_VROUTE_TOP0.CLK_CMT_MUX_3TO1_3_CLK_OUT
PIP.CLK_VROUTE_TOP2.CLK_CMT_MUX_3TO1_11_CLK_OUT 113 117
WIRE.CLK_HROUTE_CORE_OPT0.USED 44
WIRE.CLK_HROUTE_CORE_OPT1.USED 92
WIRE.CLK_HROUTE_CORE_OPT2.USED 140
WIRE.CLK_HROUTE_CORE_OPT3.USED 188
WIRE.CLK_TEST_BUF_SITE_1_CLK_IN.USED 45
WIRE.CLK_TEST_BUF_SITE_3_CLK_IN.USED 93
WIRE.CLK_TEST_BUF_SITE_5_CLK_IN.USED 141
WIRE.CLK_TEST_BUF_SITE_7_CLK_IN.USED 189