verilog/tools/lint/testdata/always_comb_module.sv

module always_comb_module;
  always @* begin
    a = b + c;
  end
endmodule