verilog/tools/lint/testdata/instance-ports-module-body.sv

// verilog_syntax: parse-as-module-body
wire foo;
bar baz(x, y, z);